LatticeXP FPGA現場可編程門陣列LFXP15C5FN484C
發(fā)布時間:2024-04-25 10:11:52 瀏覽:443
LatticeXP FPGA現場可編程門陣列是一種集成電路,結合了邏輯門、嵌入式內存和高性能I/O接口,采用非易失性和無限可配置的單一架構,以支持成本效益高的系統(tǒng)設計。它利用可重編程的非易失技術ispXPTM技術,提供靈活的I/O緩沖器、可編程的系統(tǒng)邏輯緩沖器,即時開啟功能,設計安全性高,并具有良好的性能。此外,LatticeXP還支持專用的DDR內存、TransFRTM重配置功能,高達DDR333接口等特性,提供多種密度和封裝選項,以及針對不同需求的器件供電電壓選項。整體來看,LatticeXP系列器件在系統(tǒng)設計中具有廣泛的應用潛力,并提供了豐富的功能和性能優(yōu)勢,可滿足復雜系統(tǒng)設計的需求。
Device | LFXP3 | LFXP6 | LFXP10 | LFXP15 | LFXP20 |
PFU/PFF Rows | 16 | 24 | 32 | 40 | 44 |
PF/PEF Columns | 24 | 30 | 38 | 48 | 56 |
PFU/PFF(Total) | 384 | 720 | 1216 | 1932 | 2464 |
LUTs (K | 3 | 6 | 10 | 15 | 20 |
Distributed RAM (KBits) | 12 | 23 | 39 | 61 | 79 |
EBR SRAM (KBits | 54 | 72 | 216 | 324 | 396 |
EBR SRAM Blocks | 6 | 8 | 24 | 36 | 44 |
Vec.Voltage | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V |
PLLs | 2 | 2 | 4 | 4 | 4 |
Max.I/O | 136 | 188 | 244 | 300 | 340 |
Packages and I/O Combinations: | |||||
100-pin TQFP (14x14 mm) | 62 | ||||
144-pin TQFP (20x20 mm | 100 | 100 | |||
208-pin PQFP (28x28 mm) | 136 | 142 | |||
256-ball fpBGA (17x17 mm) | 188 | 188 | 188 | 188 | |
388-ball fpBGA (23 x23 mm) | 244 | 268 | 268 | ||
484-ball fpBGA (23x23 mm) | 300 | 340 |
相關推薦:
更多Lattice萊迪思相關產品信息可咨詢立維創(chuàng)展。
推薦資訊
Broadcom?的PEX8717設備提供多主機PCIExpress交換功能,使用戶可以根據可擴展性、高帶寬、無阻塞的互連將數臺主機連接到不同的端點,從中現實多種應用設置,包括服務器、存儲、通信和圖像服務平臺。PEX8717特別適合扇出、聚集和相等流量模式。
通常情況下,在將運算放大器的輸入端接入到放大器,采用“反相”或“非反相”輸入端擴大單個輸入信號,而另一個輸入端接地。由于標準運算放大器具備反相和無反相兩個輸入,因此我們也能夠同時將數據信號接入到這兩個輸入,因此產生另一種常用的運算放大器電路,稱為差分放大器。
在線留言